Plano de Ensino

IDENTIFICAÇÃO

EMENTA

Visão geral da arquitetura de Von Neumann. Linguagem de montagem.

Estruturas de conexão entre processador, memória e E/S.

Hierarquia de memória. Interação com o sistema operacional.

Desempenho na computação: métricas e seu relacionamento, benchmarks.

Arquitetura do conjunto de instruções: registradores; tipos de dados; tipos de instruções; representação de instruções; modos de endereçamento; procedimentos e manipulação da pilha; arquiteturas RISC / CISC.

Unidade central de processamento.

Unidade de controle e caminho de dados.

Arquiteturas paralelas: taxonomia de arquiteturas paralelas; redes de conexão; multiprocessadores simétricos – SMP; máquinas Numa; coerência de cache com múltiplos processadores; clusters; processadores vetoriais; processadores matriciais.

JUSTIFICATIVA

O desenvolvimento de proficiência na resolução de problemas computacionais e desenvolvimento de software exige o conhecimento das arquiteturas de hardware das plataformas utilizadas. Este curso visa prover aos alunos este conhecimento fundamental.

OBJETIVO

PROGRAMA

1. Introdução

a. Visão geral da arquitetura de Von Neumann.

b. Desempenho na computação: métricas e seu relacionamento, benchmarks.

2. Barramento

a. Conexão entre processador e memória cache, memória principal e componentes de I/O.

3. Memória

a. Hierarquia de memória.

b. Cache: organização e utilização.

c. Memória principal: organização e utilização; gestão de memória pelo Sistema Operacional.

4. I/O

a. Mecanismos de controle de I/O – Interrupção, DMA, I/O programado.

5. Instruções

a. Arquitetura do conjunto de instruções: registradores; tipos de dados; tipos de instruções; representação de instruções; modos de endereçamento; procedimentos e manipulação da pilha;

b. Arquitetura RISC e CISC

6. ALU

a. Implementações das operações aritméticas.

7. Estrutura do processador

a. Organização, ciclo de instrução, pipeline de instrução.

8. Arquitetura paralela

a. Conceito de Arquitetura Superescalar

METODOLOGIA

O curso será desenvolvido através de atividades presenciais compreendendo aulas expositivas teóricas e práticas através da utilização das plataformas Google Meet e Microsoft Teams. Para tanto serão utilizados materiais de apoio como slides e questionários.

Aula - Conteúdo

1 - Ciclo de Busca e execução de instrução, Barramento.

2 - Hierarquia de memória / Projeto de memória cache, Características de memória cache. Funções de mapeamento.

3 - Tipos de memória interna, hierarquia de memória, organização de módulo. Organização de módulo de memória.

4 - Métodos de correção de erro em memória, DRAM síncrona e RAMBUS. DRAM síncrona e RAMBUS.

5 - Memória externa. Disco Rígido. Memória externa. RAID.

6 - Memória externa. Mídias ópticas e Fita. Módulo de I/O.

7 - Métodos de I/O: Programada, por Interrupção e DMA.

8 - Interface com o SO: Gestão de Processo.

9 - Representação inteira e ponto flutuante. Operações aritméticas inteiro e ponto flutuante.

10 - Conjunto de instruções. Tipos de operandos e operações. Conjunto de instruções. Modos de endereçamento e formatos. Assembly.

11 - Organização do processador. Registradores. Pipeline. Pipeline. Estratégia, performance e riscos. Pipeline. Estratégia, performance e riscos.

12 - Mais sobre riscos e bolhas de pipeline. Conceitos RISC e CISC.

13 - Alocação de registradores. Otimização de Pipeline. Arquitetura Superescalar e Superpipelined.

14 - Emissão de instrução. Conclusão de instrução. Renomeação de Registradores. Predição de desvio.

15 - Execução e implementação superescalar. Arquitetura multiprocessador e multicore.

AVALIAÇÃO

A avaliação do desempenho dos alunos será somativa, consistindo em componentes individuais, representados na forma de três avaliações teóricas.

BIBLIOGRAFIA

Básica

1. HENNESSY, J. L.; PATTERSON, D. A. Arquitetura de Computadores: uma Abordagem Quantitativa. 4. ed. Rio de Janeiro: Campus, 2008.

2. TANENBAUM, A. S. Organização Estruturada de Computadores. 5 . ed. São Paulo: Prentice- Hall Brasil, 2007.

3. HENNESSY, J. L.; PATTERSON, D. A. Organização e Projeto de Computadores : A Interface Hardware/Software. 3. ed. Rio de Janeiro: Campus, 2005.

Complementar

1. DELGADO, J; RIBEIRO, C. Arquitetura de computadores. 2. ed. Rio de Janeiro: LTC, 2009.

2. STALLINGS, W. Arquitetura e organização de computadores. 5. ed. São Paulo: Prentice- Hall Brasil, 2010.

3. MONTEIRO, M. A. Introdução à organização de computadores. 5. ed. Rio de Janeiro: LTC, 2007.

4. STALLINGS, W. Arquitetura e organização de computadores: projeto para o desempenho. 5. ed. São Paulo: Prentice Hall, 2002.

5. WEBER, R. F. Fundamentos de Arquitetura de Computadores. 3. ed. Porto Alegre: Sagra-Luzzatto, 2012.

APROVAÇÃO

Aprovado em reunião do Colegiado realizada em: ____/____/______

Coordenação do Curso de Graduação: _________________________

---

Documento assinado eletronicamente por Kil Jin Brandini Park, Professor(a) do Magistério Superior, em 23/06/2021, às 13:54, conforme horário oficial de Brasília, com fundamento no art. 6º, § 1º, do Decreto nº 8.539, de 8 de outubro de 2015.

---

A autenticidade deste documento pode ser conferida no site https://www.sei.ufu.br/sei/controlador_externo.php?acao=documento_conferir&id_orgao_acesso_externo=0, informando o código verificador 2856127 e o código CRC 8E0D2877.

---