Plano de Ensino

IDENTIFICAÇÃO

EMENTA

Conceituação de sistemas em tempo real. Conceituação de sistemas com paralelismo. Sistemas concorrentes versus sistemas paralelos. Considerações de hardware de sistemas em tempo real e de arquitetura paralelas. Particularidades de sistemas operacionais paras sistemas em tempo real. Paradigma de paralelismo aplicado a linguagens de programação. Análises de desempenho. Uso de softwares EDA/ECAD para automação de projetos de circuitos.

JUSTIFICATIVA

Com os conteúdos abordados nesta UC, o estudante deverá consolidar suas habilidades de projetos de sistemas computacionais que interagem tanto com elementos de software quanto de hardware usando eles para propor soluções de problemas reais. Por isto, a UC trabalha com todos estes elementos de projeto.

OBJETIVO

PROGRAMA

1) Conceitos de tempo real

2) Processamento paralelo

3) Considerações sobre hardware em tempo real

4) Arquiteturas paralelas

5) Sistemas operacionais em tempo real

6) Linguagens de programação para sistemas em tempo real

7) Metodologias de engenharia de requisitos

8) Análise de desempenho em tempo real

9) Análise de desempenho em paralelismo

10) Projetos de circuitos integrados

METODOLOGIA

No desenvolvimento dos conteúdos desta disciplina serão ministradas aulas expositivas, contemplando a teoria e problematização com base em experiencias reais com a proposições de soluções para estes problemas. Para isto, será usado tanto recursos audiovisuais e quadro, quanto laboratórios de informática (programação de algumas das soluções). Também será utilizado computador em sala de aula pelo professor para execução de cálculos e simulações em tempo real para melhor esclarecimento dos conteúdos abordados. Adicionalmente, o estudante também terá materiais extra-classe para o estudo disponíveis no endereço www.alan.eng.br.

O horário de atendimento também estará disponível no endereço: http://www.alan.eng.br/calendario/index.htm

Ainda, aplicam-se as seguintes normas disciplinares propostas pelo docente:

a) é vedado o uso de aparelhos celulares durante a aula ficando os estudantes cientes que o descumprimento desta norma será interpretado pelo docente como comportamento indisciplinar por parte do infrator aplicando a ele as penalidades previstas no regimento da UFU;

b) a chamada será feita após 10 minutos do início da aula. Os estudantes que na oportunidade não responderem a chamada por ausência na oportunidade da realização da chamada, não terão sua falta convertida em presença mesmo que compareçam a posteriori.

c) as atividades avaliativas são completamente individuais. Trabalhos com algum nível de similaridade estarão sujeitos a anulação de nota sem prejuízo as sanções cabíveis no regimento da UFU.

AVALIAÇÃO

Serão quatro avaliações sendo duas delas na forma de provas escritas individuais e um projeto, também individual, dividido em duas partes. A distribuição se dará como:

• Prova 1: 25pts
• Prova 2: 25 pts
• Projeto final - parte 1: 25 pts
• Projeto final - parte 2: 25 pts

As datas serão estipuladas em comum acordo com a turma embora haja previsão na tabela.

Para aprovação, o discente necessita obter nota igual ou superior à 60 pontos e presença mínima de 75%. Todavia, os discentes que obtiverem 75% de presença e nota final menor que 60 pontos, terão direito a uma avaliação escrita de recuperação, a qual contemplará todo o conteúdo ministrado na disciplina e substituirá uma das provas (aquele que o estudante tirar menor pontuação) ou parte do projeto (ou seja: substituirá aqueles 25pts que o estudante foi pior avaliado).

BIBLIOGRAFIA

Básica

1. LAPLANTE, Philip A. Real-Time systems design and analysis. 3ª ed, Hoboken: J. Wiley, 2004.
2. MUNIR, Arslan, GORDON-ROSS, Ann, RANKA, Sanjay. Modeling and optimization of parallel and distributed embedded systems, Wiley, 2016
3. TOKHI, M. Osman, HOSSAIN, M. Alamgir; SHAHEED M. Hasan. Parallel computing for real-time signal processing and control. Springer, 2003.
4. COFER, R. C.; HARDING, Benjamin F. Rapid system prototyping with FPGAs: accelerating the design process. Newnes: 2005

Complementar

1. Lee, Insup, LEUNG, Joseph Y-T; SON, Sang H. HANDBOOK of real-time and embedded systems. Boca Raton: Chapman & Hall/CRC, c2008
2. JAIN, Raj. The art of computer systems perfomance analysis: techniques for experimental design, measuremente, simulation and modeling. New York, Wiley, 1991.
3. KOBAYASHI, Hisashi, System modeling and analysis: foundations of system performance evaluation. Noida: Dorling Kindersley,c2012
4. SHAW, Alan C. Sistemas e software de tempo real. Porto Alegre: bookman, 2003
5. D'AMORE, Roberto: VHDL: descrição e sintese de circuitos digitais, 2a ed, LTC, c2012.
6. DESCHAMPS, Jean-Pierre, BIOUL, Gery, J.A.; SUTTER, Gustavo D. Synthesis of arithmetic circuits: FPGA, ASIC and embedded systems. Hoboken. Wiley, 2006.
7. WILSON, Peter. Design recipes for FPGAs. Newnes, 2016.

APROVAÇÃO

Aprovado em reunião do Colegiado realizada em: ____/____/______

Coordenação do Curso de Graduação: _________________________

---

Documento assinado eletronicamente por Alan Petronio Pinheiro, Professor(a) do Magistério Superior, em 14/01/2024, às 16:52, conforme horário oficial de Brasília, com fundamento no art. 6º, § 1º, do Decreto nº 8.539, de 8 de outubro de 2015.

---

A autenticidade deste documento pode ser conferida no site https://www.sei.ufu.br/sei/controlador_externo.php?acao=documento_conferir&id_orgao_acesso_externo=0, informando o código verificador 5100887 e o código CRC 60E97F75.

---