|
UNIVERSIDADE FEDERAL DE UBERLÂNDIA Av. João Naves de Ávila, 2121, Bloco 3N - Bairro Santa Mônica, Uberlândia-MG, CEP 38400-902 |
|
Plano de Ensino
IDENTIFICAÇÃO
Componente Curricular: |
|||||||||
Unidade Ofertante: |
|||||||||
Código: |
Período/Série: |
Turma: |
|||||||
Carga Horária: |
Natureza: |
||||||||
Teórica: |
Prática: |
Total: |
Obrigatória: |
Optativa: |
|||||
Professor(A): |
Ano/Semestre: |
||||||||
Observações: |
EMENTA
Sistemas de numeração, lógica combinacional e sequencial.
JUSTIFICATIVA
A disciplina de Experimental de Sistemas Digitais é necessária para o desenvolvimento na dimensão práti ca dos conceitosapresentados na disciplina de Sistema Digitais (teórica), visando não somente demonstrar a aplicabilidade dos sistemasdesenvolvidos, mas também auxiliar na fi xação destes conceitos na base de conhecimento do discente.
OBJETIVO
Objetivo Geral: |
Ao final da disciplina o estudante será capaz de analisar e projetar circuitos lógicos combinacionais e sequenciais, interpretando-os e resolvendo problemas práticos. Análise experimental. |
Objetivos Específicos: |
(Copiar da Ficha de Disciplina os objetivos propostos.) |
PROGRAMA
1. Portas lógicas e circuitos combinacionais
1.1. Manipulação de portas lógicas da família TTL
1.2. Introdução à lógica programável e implementação de portas lógicas utilizando VHDL
1.3. Implementação de circuitos combinacionais em VHDL e uso de variáveis intermediárias
1.4. Implementação de circuitos combinacionais por meio da tabela da verdade em VHDL
1.5. Simplificação por álgebra de Boole/Mapas de Karnaugh e montagem de circuitos combinacionais utilizando circuitos integrados da família TTL
1.6. Implementação de circuitos combinacionais utilizando multiplexadores (CI 74151)
1.7. Implementação de multiplexadores e demultiplexadores em VHDL
1.8. Circuitos aritméticos: soma e subtração utilizando o circuito integrado 7483
2. Circuitos sequenciais
2.1. Tabela da verdade do flip-flop 7473, formas de onda, divisão de frequência e contagem assíncrona
2.2. Implementação de latch e flip-flop JK mestre escravo com preset e clear em VHDL
2.3. Implementação de registrador de deslocamento em VHDL
2.4. Implementação de contadores assíncronos e síncronos em VHDL
METODOLOGIA
A disciplina será desenvolvida por meio de aulas práticas presenciais, com uma introdução expositivo-dialogada, seguida do desenvolvimento de uma prática com geração de resultados supervisionada pelo professor, conforme o cronograma apresentado abaixo. Além disso, materiais de apoio como vídeos, documentos, catálogos e apresentações em pdf serão disponibilizados via Moodle/UFU, assim como os questionários que integralizam parte das atividade avaliativas.
As aulas presencias, descritas na tabela abaixo, as quais totalizam 30 horas-aula, serão desenvolvidas toda quarta-feira de 10:40 às 12:20, na sala 1C204-B ou 1E30 (conforme especificado no cronograma). As tarefas de estudo do material disponibilizado, solução de dúvidas e elaboração dos questionários serão desenvolvidas de forma extra-classe, totalizando 6 horas-aula, integralizando assim as 30 horas do curso.
Os questionários serão propostos via Moodle, em momento oportuno ao longo do curso, e as respectivas respostas devem ser postadas pelos discentes na plataforma até o último dia do período especificado na proposição da tarefa. Havendo qualquer problema para a execução da atividade, ou postagem desta, o discente deve fazer o registro do problema via email designado pelo professor ou via mensagens no Moodle.
Ordem | Data | Atividade Presencial - Conteúdo da aula |
1 | 01/03/2023 | (sala 1C204-B) Apresentação do curso, avaliação e bibliografia. Apresentação do kit didático MPLAD18EX2 |
2 | 08/03/2023 | (sala 1C204-B) Verificação experimental da operação de portas lógicas e funções digitais básicas. |
3 | 15/03/2023 | (sala 1C204-B) Implementação do circuito lógico de uma função como solução de um problema prático. |
4 | 22/03/2023 | (sala 1E30 ou 1E13) Introdução ao software Quartus. Implementação de uma solução digital via interface gráfica do Quartus. |
5 | 29/03/2023 | (sala 1E30 ou 1E13) Introdução á Linguagem de Descrição de Hardware. Implementação de uma função digital via VHDL no Quartus. |
6 | 05/04/2023 | (sala 1C204-B) Implementação de uma função digital com Multiplexadores digitais. |
7 | 12/04/2023 | (sala 1E30 ou 1E13) Implementação de uma função digital no Quartus por meio da linguagem VHDL e a tabela verdade |
8 | 19/04/2023 | (sala 1E30 ou 1E13) PROVA 1 - Proposta: Implementação da solução de um problema prático por meio de um circuito digital (análise do problema, escrita da tabela verdade, equação booleana, simplificação, implementação e teste) |
9 | 26/04/2023 | (sala 1E30 ou 1E13) PROVA 1 - Apresentação: demonstração da solução digital implementada. |
10 | 03/05/2023 | (sala 1E30 ou 1E13) QUARTUS: Introdução aos estilos de programação comportamental e estrutural em VDHL. Utilização de IP's e instanciação de componentes. |
11 | 10/05/2023 | (sala 1E30 ou 1E13) QUARTUS: Instruções IF, THEN, ELSE e Flip-Flops. |
12 | 17/05/2023 | (sala 1E30 ou 1E13) QUARTUS: Contadores assíncronos e síncronos |
13 | 24/05/2023 | (sala 1E30 ou 1E13) Projeto de um circuito lógico em VHDL composto por lógica combinacional e sequencial. |
14 | 31/05/2023 | (sala 1E30 ou 1E13) PROVA 2- Proposta: Análise, projeto e implementação de um circuito lógico utilizando Linguagem de Descrição de Hardware - VHDL. |
15 | 07/06/2023 | (sala 1E30 ou 1E13) PROVA 2- Apresentação |
16 | 14/06/2023 | (sala 1E30 ou 1E13) Avaliação de Recuperação - Toda a matéria |
17 | 21/06/2023 | Período destinado a outras atividades acadêmicas |
18 | 28/06/2023 | Período destinado a outras atividades acadêmicas |
AVALIAÇÃO
A avaliação da disciplina será realizada conforme descrito na tabela abaixo. As provas 1 e 2 serão presenciais, em duas aulas distribuídas em proposta e apresentação de resultados, e realizadas conforme o cronograma apresentado anteriormente. Os questionários serão atividades assíncronas, sendo propostos e realizados via Moodle. Os discentes devem ficar atentos aos prazos para a elaboração dos questionários, especificados em sua proposição. A avaliação de recuperação é uma prova presencial referente a todo o conteúdo do curso, sendo aplicável somente para os discentes com frequência igual e superior a 75% do curso, e com resultado apurado nas avaliações anteriores inferior a 60 pontos. A pontuação para cada tarefa é apresentada na tabela abaixo:
Ordem | Pontos | Atividade avaliativa |
1 | 35 | PROVA 1 |
2 | 35 | PROVA 2 |
3 | 15 | Questionário sobre circuitos combinacionais (via Moodle) |
4 | 15 | Questionário circutos sequenciais (via Moodle) |
100 | TOTAL | |
1 | 35 | Avaliação de Recuperação - substitui a menor nota entre a prova 1 ou 2 (somente discentes com nota <60 e frequência ≥75% ) |
BIBLIOGRAFIA
Básica
1. Thomas L. Floyd - Sistemas Digitais - Fundamentos e Aplicações - ISBN 8560031936 - Bookman - 9a Edição - 2007
2. Neal S Widmer; Ronald J. Tocci - Sistemas Digitais - Princípios e Aplicações - ISBN 8576059223 - PRENTICE HALL - 11a Edição - 2011
3. Acácio Manuel Raposo Amaral - Eletrónica Digital – Fundamentos e Projeto – ISBN 978-972-618-992-3 – Edições Sílabo , Lda. – 1a Edição - 2019
4. Mordka Szajnberg - Eletrônica Digital - Teoria, Componentes e Aplicações, ISBN-10:8521626053 – LTC - 1ª Edição - 2014
5. PEDRONI, Volnei A. Eletrônica digital moderna e VHDL. Rio de Janeiro: Elsevier, 2010.
Complementar
1. MENDONÇA, A.; ZELENOVSKY, R. Eletrônica Digital: Curso Prático e Exercícios. Rio de Janeiro: MZ Ed., 2004.
2. SHIBATA, W. M. Eletrônica Digital: Teoria e Experiência. São Paulo: Érica, 1989.
3. TAUB, H. Circuitos Digitais e Microprocessadores. São Paulo: McGraw-Hill, 1984.
4. TAUB, H. Digital Integrated Electronics. Tokyo: McGraw-Hill Kozakusha, 1977.
5. SEDRA, A. S.; SMITH, K.C. Microeletrônica. São Paulo: Makron Books, 1995.
6. D'AMORE, Roberto. VHDL: descrição e síntese de circuitos digitais. Rio de Janeiro: Livros Técnicos e Científicos, 2012.
APROVAÇÃO
Aprovado em reunião do Colegiado realizada em: ____/____/______
Coordenação do Curso de Graduação: _________________________
Documento assinado eletronicamente por Ernane Antonio Alves Coelho, Professor(a) do Magistério Superior, em 06/02/2023, às 19:19, conforme horário oficial de Brasília, com fundamento no art. 6º, § 1º, do Decreto nº 8.539, de 8 de outubro de 2015. |
Documento assinado eletronicamente por Antonio Claudio Paschoarelli Veiga, Professor(a) do Magistério Superior, em 06/02/2023, às 19:21, conforme horário oficial de Brasília, com fundamento no art. 6º, § 1º, do Decreto nº 8.539, de 8 de outubro de 2015. |
A autenticidade deste documento pode ser conferida no site https://www.sei.ufu.br/sei/controlador_externo.php?acao=documento_conferir&id_orgao_acesso_externo=0, informando o código verificador 4245892 e o código CRC 7AC6E790. |
Referência: Processo nº 23117.002527/2023-61 | SEI nº 4245892 |